@plltxe · Post #5883 · 12.03.2026 г., 00:00
Either my understanding of #Bidi is off, or Jordan Police screw up their Bidi RT: https://twitter.com/Police_Jo/status/2031410145427616135#RTL🐟
TGINSIGHT SIMILAR POSTS
Изходен канал @clockstackwheels · Post #1065 · 23.01
Вернулся в фотополимерную печать, и сразу с болью вспомнил, как много там возни. Да, детализация получается такая, что лучшим FDM не снилась, но всё-таки важнейший недостаток в том, что о возникновении проблемы при печати становится известно только к её середине, когда моделька уже на какую-то высоту покажется из жидкости. Из-за этого на тесты уходит и дорогой полимер и время. Тем более, после неудачи нередко нужно целиком сливать резину, очищать плёнку, всё мыть и так далее. Впрочем, за прошедшие годы это направление развилось. Фотополимер стал дешевле и, что самое главное, появились водосмываемые варианты. Если раньше приходилось вонять дорогим и сложным к добыче изопропанолом, но сейчас тёплая водичка, доступная в любых количествах, решает проблему отмывки. Хотя сам полимер тоже сильно воняет. Появились версии без запаха, но они-то как раз спиртосмываемые. Короче, почти неделю я бился с засветкой, менял настройки и расположение детали. То отвалится с поддержек, то слои смещаются, то к плёнке прилипнет. А оказалось всё просто: проблема механики. Рельса стала люфтить, пришлось разбирать её и натягивать эксцентрик. Никогда не стоит забывать проверять все аспекты. Если устройство состоит из химии и механики, то стоит учитывать возможный косяк и там и там. Увидел, что в какой-то момент в моей мастерской одновременно работало два принтера. Да у меня же... принт-ферма! #gadgets
Hashtags
Търсене: #rtl
@plltxe · Post #5883 · 12.03.2026 г., 00:00
Either my understanding of #Bidi is off, or Jordan Police screw up their Bidi RT: https://twitter.com/Police_Jo/status/2031410145427616135#RTL🐟
@githubtrending · Post #15220 · 14.10.2025 г., 13:00
#verilog#cocotb#embedded#fpga#iss#risc_v#rtl#verilator#verilog#vpn#vproc#wireguard This project creates an open-source, hardware-based WireGuard VPN using an affordable FPGA board, making fast and secure VPNs more accessible. Unlike slow software VPNs or costly proprietary hardware, this FPGA design runs WireGuard encryption and packet processing at near wire speed without needing a PC host. It uses common tools and languages (SystemVerilog, open-source FPGA tools) and includes a soft CPU for control tasks and hardware logic for data encryption and routing. This means you get a faster, more efficient, and customizable VPN solution that is open and affordable, ideal for learning, development, or deployment in cost-sensitive environments. https://github.com/chili-chips-ba/wireguard-fpga