@plltxe · Post #5883 · 12/03/2026, 00:00
Either my understanding of #Bidi is off, or Jordan Police screw up their Bidi RT: https://twitter.com/Police_Jo/status/2031410145427616135#RTL🐟
TGINSIGHT SIMILAR POSTS
Canale sorgente @WritingWay · Post #1194 · 3 mar
DOMANDE E RISPOSTE ❓❓❓🧐 #scrittura#comunicazione DOMANDA❓ Da dove si comincia a correggere un testo? RISPOSTA🤓 Dipende dal testo. ✅Se si tratta di un romanzo bisogna verificare la carenza principale se di forma o di struttura. Domandarsi se ci sia o meno la storia e i personaggi funzionino. ✅Se si tratta di manuale o saggio, iniziate sempre con il verificare che la struttura sia coerente e consequenziale, che non ci siano variazioni inutili in relazione al focus del testo. 🤓Valutare il tipo di testo che abbiamo di fronte e l'entità delle correzioni richieste sono i primi passi da compiere. Sulla base di questo decidete una strategia di editing. ✍🏻Vi sconsiglio di procedere senza un metodo. @writingway 🙌 Se pensi che questo post possa interessare ad altri, inoltralo cliccando sulla freccia a destra.
Hashtags
Cerca: #rtl
@plltxe · Post #5883 · 12/03/2026, 00:00
Either my understanding of #Bidi is off, or Jordan Police screw up their Bidi RT: https://twitter.com/Police_Jo/status/2031410145427616135#RTL🐟
@githubtrending · Post #15220 · 14/10/2025, 13:00
#verilog#cocotb#embedded#fpga#iss#risc_v#rtl#verilator#verilog#vpn#vproc#wireguard This project creates an open-source, hardware-based WireGuard VPN using an affordable FPGA board, making fast and secure VPNs more accessible. Unlike slow software VPNs or costly proprietary hardware, this FPGA design runs WireGuard encryption and packet processing at near wire speed without needing a PC host. It uses common tools and languages (SystemVerilog, open-source FPGA tools) and includes a soft CPU for control tasks and hardware logic for data encryption and routing. This means you get a faster, more efficient, and customizable VPN solution that is open and affordable, ideal for learning, development, or deployment in cost-sensitive environments. https://github.com/chili-chips-ba/wireguard-fpga