@plltxe · Post #5883 · 12/03/2026, 00:00
Either my understanding of #Bidi is off, or Jordan Police screw up their Bidi RT: https://twitter.com/Police_Jo/status/2031410145427616135#RTL🐟
TGINSIGHT SIMILAR POSTS
Canale sorgente @WritingWay · Post #1197 · 30 mar
DOMANDE E RISPOSTE ❓❓❓🧐 #scrittura#comunicazione DOMANDA❓ Che cosa intendiamo per "registro narrativo"? RISPOSTA🤓 Il tipo di linguaggio e di struttura che un autore sceglie per il suo testo. Come può essere, in genere, il registro narrativo? ✅ Alto, solenne, con una sintassi ricca, articolata. ✅ Normale, medio, il linguaggio è semplice, la sintassi è ben costruita ma non ricercata. ✅ Basso e colloquiale, la sintassi è basilare, si usano anche espressioni gergali. 🤓Valuta sempre il registro narrativo dei tuoi testi. In un testo si possono anche alternare i registri narrativi. ✍🏻Ti consiglio di analizzare i libri che leggi provando a definire i registri narrativi: è un esercizio molto utile. @writingway 🙌 Se pensi che questo post possa interessare ad altri, inoltralo cliccando sulla freccia a destra.
Hashtags
Cerca: #rtl
@plltxe · Post #5883 · 12/03/2026, 00:00
Either my understanding of #Bidi is off, or Jordan Police screw up their Bidi RT: https://twitter.com/Police_Jo/status/2031410145427616135#RTL🐟
@githubtrending · Post #15220 · 14/10/2025, 13:00
#verilog#cocotb#embedded#fpga#iss#risc_v#rtl#verilator#verilog#vpn#vproc#wireguard This project creates an open-source, hardware-based WireGuard VPN using an affordable FPGA board, making fast and secure VPNs more accessible. Unlike slow software VPNs or costly proprietary hardware, this FPGA design runs WireGuard encryption and packet processing at near wire speed without needing a PC host. It uses common tools and languages (SystemVerilog, open-source FPGA tools) and includes a soft CPU for control tasks and hardware logic for data encryption and routing. This means you get a faster, more efficient, and customizable VPN solution that is open and affordable, ideal for learning, development, or deployment in cost-sensitive environments. https://github.com/chili-chips-ba/wireguard-fpga