@plltxe · Post #5883 · 12.03.2026 г., 00:00
Either my understanding of #Bidi is off, or Jordan Police screw up their Bidi RT: https://twitter.com/Police_Jo/status/2031410145427616135#RTL🐟
TGINSIGHT SIMILAR POSTS
Изворен канал @pythonotes · Post #9 · 7 јан.
Иногда бывает ситуация когда dev-сервер по какой-либо причине не закрылся и висит в процессах, занимая порт. Это может быть из-за падения IDE или просто сам забыл погасить и закрыл терминал. Для таких случаев я набросал простую функцию с командой: kill_on_port() { port=$(lsof -t -i:$1) echo "KILL PROCESS:" $port sudo kill -9 $port } alias killonport="kill_on_port $@" Код поместить в ~/.bashrc и рестартнуть систему. Если во время старта dev-сервера получаете ошибку что порт уже занят, просто выполните команду, подставив свой порт. Bash kill_on_port 8000 Скорее всего бесполезно, если другой процесс назначен на перезапуск вашего dev-сервера в случае падения. Имя команды можете изменить на любое другое. #linux
Hashtags
Пребарај: #rtl
@plltxe · Post #5883 · 12.03.2026 г., 00:00
Either my understanding of #Bidi is off, or Jordan Police screw up their Bidi RT: https://twitter.com/Police_Jo/status/2031410145427616135#RTL🐟
@githubtrending · Post #15220 · 14.10.2025 г., 13:00
#verilog#cocotb#embedded#fpga#iss#risc_v#rtl#verilator#verilog#vpn#vproc#wireguard This project creates an open-source, hardware-based WireGuard VPN using an affordable FPGA board, making fast and secure VPNs more accessible. Unlike slow software VPNs or costly proprietary hardware, this FPGA design runs WireGuard encryption and packet processing at near wire speed without needing a PC host. It uses common tools and languages (SystemVerilog, open-source FPGA tools) and includes a soft CPU for control tasks and hardware logic for data encryption and routing. This means you get a faster, more efficient, and customizable VPN solution that is open and affordable, ideal for learning, development, or deployment in cost-sensitive environments. https://github.com/chili-chips-ba/wireguard-fpga